# PATENT ABSTRACTS OF JAPAN

(11) Publication number:

61-029140

(43) Date of publication of application: 10.02.1986

(51) Int. CI.

H01L 21/60 H01L 23/48

(21) Application number: 59-149497

(71) Applicant : HITACHI LTD

(22) Date of filing:

20.07.1984


(72) Inventor : SAITO KAZUO

# (54) SEMICONDUCTOR DEVICE

(57) Abstract:

URPOSE: To apply plural times of performance to Substrates of approximately the same size by forming the end terminal of an external terminal in a vacant terminal, and forming the chip operating terminal of other external terminal adjacent to other vacant terminal at the opposite side of the end vacant terminal.

CONSTITUTION: A chip select terminal 2b is formed adjacent to other vacant terminal 2c in opposite direction to an end vacant terminal 2a. When a current is flowed to the terminal 2b by controlling a current to the terminals 2b, 2c, only a semiconductor device 1 of lower end can be operated, and when a current is flowed to the vacant terminal 2c of the device 1, a current is flowed to a chip select terminal 3b of the device la of per stage.



# LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

⑩日本国特許庁(JP)

① 特許出顯公監

多公開特許公報(A)

昭61-29140

@int\_Cl\_\*

益別記号

€

厅內亞理雷号

每公開 昭和61年(1986)2月10日

H 01 L 21/60

6732-5F 6732-5F

審査請求 未請求 発明の数 1 (全4百)

◎発明の名称 半導体装置。

爾 昭59-149497

**砂田 鄭 昭59(1984)7月20日** 

 小平市上水本町1450番地 株式会社日立製作所武蔵工場内

東京都千代田区神田駿河台4丁目6番地

60代 理 人 弁理士 高橋 朋夫 外1名

# 明細

免费の名称 半導件装置

# 佐珠絲朮の急揺

1. パッケージの裏面に実装可能な複数からなる。 48.1 質極が配列形成され、接出1 質性上方のパッケージ上面には、丁度1 ピッケずれて耐能第1電性上間数の第2 電標が形成され、関連性の第1 をより第2 電極どうしが電気的に接続されて形成されてなる名が使子を有する事理体験置であって、しゅうとこで無くない。 他の外部・アのうち1 家だは2 以上のそれぞれが、 和の外部・アのうち1 家だは2 以上のそれぞれが、 の外部・アのうち1 家だは2 以上のそれぞれが、 の外部・アのうち1 家だは2 以上のそれぞれが、 の外部・アのうち1 家だは3 以上のそれぞれが、 の外部・アのうち1 家だは3 以上のものの空間・アのものでは4 などのようなれているチップ作動館・アのものでは4 など

- 2. 半事体整置がスタティックランダムアクセス メモリであることを特徴とする特許請求の範囲第 1 項配取の半項体整置。
- チップ作動帽子がチップセレクト端子であることを特徴とする特許競求の範囲第1項または第

# 2 項記載の半導体空間

4. 半基件装置がタイナミックランダムアクセス メモリであることを背景とする共命書よの範囲が 手機配載の半条件装置。

5. キップ作動権子がロウソドレスセレクト端子 またはカラムアドレスセレクト端子であることを 毎年とする情許は水の範囲第1項または第4項記

発明の詳細な説明

(技術分野)

本発明は電子機器の柱旋制上に適用して有効な 技術に関するものである。

(背景技術)

電子機器の小型化に終い、無々の高密度実験に 造した半導体装置が考案されている。その一つに、 いわゆるリードレスチップキャリア型半導件装置 (以下、1.CC型半導体装置と記す。) がある。 このしCC型半導体装置はパッケージの外方に延 在された外部端子を備えていないため、2.以上の しCC型半導体装置のパッケージを近接して実装 することができるので、電子機器の小型化に有効 なものである。

しかし、前記したて翌早馬体装置は平面的実装 方法であるため、パッケージ 寸法より密度を上げ ることは不可能である。したがって、たとえば前 記してC型 単 男体 整理 が 健子計算 標のメデリーし SI (大規模集積 回路) である場合は、、 確電子計算機の記憶等 異をで作または3倍以上にするため には、少なくとも2倍または3倍以上の面積の実 法基板が必要になり、それだけ議覧全体を大型に しなければ制度存置を複数指に高めた電子計算器 を形成することができないという問題がある。

なお、LCC製半毒体装置については、たとた は遅和58年11月28日毎サイエンスフォーラ ム発行の「超しS1デバイスハンドデッタ」第2 25ページ以下に説明されている。

#### (発明の目的)

本意明の目的は、電子機器の小型化に適用して 有端な技術を提供することにある。

★整明の目的は、装置の大きさをほとんど要え

和開唱G1- 20140(2)

ることなく、電子計算機の記憶容量を容易に疑節 傍にすることができる技術を提供することにある。

本発明の前記ならびにその他の目的と新版な特 依は、本明相称の記述および条件図面から明らか になるであろう。

#### (発明の概要)

未職において開示される発明のうち代表的なものの概要を簡単に説明すれば、次の通りである。

すなわち、パッケージの裏面に複数の実装用電 他が配列形成され、該電極と電気的に接続されて いる電極が該パッケージ上面に、丁度裏頭に形成 されている前記電板とトピッチずらして形成して なる光部端子を備えてなる中級体験医いついて、 はる光部端子を構えてなる中級体験医いついて、 はる光部端子を構えてなる中級体験医いついて、 はる光部端子を構えてなる。 はないの大型になっている。 は電子の末端端子を搭載されているペレット と電気のうち「または安性子とし、他の手 を相手のではないない。 とれてれる、「または譲渡形成されている。」 とれてれる。「または譲渡形成されている。」 の他の空場子に前記末確空端子の反対ので疑びい せて形成することにより、「の学等件物ののペッケージ上面の電板に、他の同一機能を編えた単点

体装置を、そのパッケージ裏面の実装用電標を電 気的に接続された状態で取り付けて 2 以上の半期 体装置を置合使用する場合であっても、 多学等件 装置を独立して作動させることができることによ り、中面的に実装する場合に比べ、ほぼ同一寸法 の実施書板に複数倍の性能を付与することが可能 となるため、前配目的を達成されるものである。

# (実施例1)

第1回は本発明による実施所1できる半等体質 世の毎略をその使用解機とともに側面図で示すも のである。

本実施例の半線体装置1は、スタティックラン ダムアクセスメモリ(以下、SRAMと記す。) であり、そのパッケージがセラミックからなる、 いわゆるしじじ選挙基件装置である。

即紀半退体勢健は、パッケージ裏面に歯付実装 可能な電極を有し、パッケージ上面には藁田電径 と同数の面付実装されうる無様が、子度1ビッチ 左へずらして形成されており、かつ買屋従の上面 と裏面に形成されている低級どうしを、パッケー シ側面のメタライズで電気的に接続して形成する 外部端子を備えてなるものである。また、両紀外 部端子のうち、右端の外部端子は語数されていた ペレット電気的に接続されていないで端子2 a で あう、左端の外部端子はチップセレク!(CNIP SE LECT) 端子(以下、CS端子と記す。) 2 b で、 競び3輪子2 b の右鏡の外部編予は空端子2 c で ある。すなわち、前記CS編子2 b は来編空端子 2 s と反対方のの他の空様子2 x に禁止して形成 されているものである。

古実施第の中部件数型は、第1四に仮想線で示すがく、同一の半導体数 図1mをその単面でもで 下設半進件数型1の上面電極に半円等の接合数を 介して電気的に導通するように取り付けることに より、半導件数図1カ上げ1。そそれぞれ効立し、 で作動させることができるものである。

すなわち、0.8 第7.2 b か上が空煙子2 c への 電波を制御してC S 等子2 b の方に電波を値す場合は、下鉄の平導件装置1のみを作動させること ができ、核半導体装置1の空幅子2 c の方に電流 を核ず集合は、上島の半選件装置18の0.8 億子 36に電流を抜すことになるため、上段の半薄件 装置のみを作動させることができることになる。

なお、上段の半界体装置) a を作動させる場合の対部性子 S = の写進は、下段の空端子 S = を介

以上説明した如く、2つの史鑑子2 a および2 c た形成することにより、独立して作動させるこ とか可能な半導体設置を2級に重ねて実験できる

したがって、半年体装置が本変施例1のような 5.22人はでもも燃金は、拡製の大きさをほぼ際一 のままで配性容量が3.倍の電子計算数を容易に提 供することが可能となる。

#### (186 18 18 2 )

供?回は本及門による実施供?である半週体装 液の振動をその使用解構とともに供留器で示すも のである。

本変施例をの半導体装置する。ダイナミックラングよアのセスメモリ (以下、DRAMと記す。

動させることができるものである。すなわち、RAS 端子?「およびCAS 囃子?」に電煙を焼すことにより下降の単連体装置1のみを作動させることができ、空菜子?をおよび?」に電波を抜すことにより、結果としてトロの単級体装置18のRAS 編子3「およびCAS 端子3」によが可能といる。その他は実施例」とほぼ同様であり、本とができるものである。

# (効果)

(1)、パッケージの基面に複数の實効用電極が配列 形成され、装電機と電気的に接続されている電視 が放パッケージ上面に、裏面に形成されている電視 記電機と1度1ピッチずらして形成してなる弁部 場下を構えてなる半速体整度であって、飲外部集 子の束煙の菓子毛搭載されているペレットと電気 的に接続されていない空体子とし、他の外部端子 のうち1または2以上のチップ作動場子のそれぞ れた。1または関係形成されている2以上の他の 前唐昭 61-29140(3)

) であり、前記箕姫桝)とはは両様のしじ C 散牛 海休装費である。

本意識例2の単語体器徴においては、2つのデップ作動競子を有し、この2つの能子が認動して 簡半男体整要を作動させることができるものである。すなわち、左端の外部端子2(はロウアドレスセレク)(2008 ABDDRSS SELECT) 逆子(以下、 R A S 축子と記す。)であり、類R A S 端子2( の右壁に顕微して空端子2をが形成され、さらに お方側の外部端子2(はカラムアドレスセレクト (colons abdrsse SELECT) 端子(以下、C A S 編 子と記す。)であり、様にA S 編子2(の右底に は数して空端子2をが成されている。したが って、本実施例2においても、チップ作動端子で たる3 端子2(およびC A S 端子2)ので発 である3 端子2(およびC A S 端子2)ので発 それが、末端端子2。と反対方向で他の変雑子2 をおよび2)に接続して形成されている関係にある ままよび2)に接続して形成されている関係にある

「本実施器の半導体装置も、第2回に示すように 2段重ねして取り付けても、それぞれ称立して作

空端子に開起来総立衛子の反対方向で緊接させて 形成することにより、1の平編体装配のパッケー ジ上面の電磁に他の第一模能を備えた半年体装配 を、そのパッケージ裏側の電橋に関係的に接続さ れた状態で取り付けて2以上の半原体装置を融合 使用する場合であっても、各半導体装置を独立し で作動させることができるので、装置す法をはは 間一のままで容易に複数値の性能を有する電子機 概を提供することができる。

四、前記(1)と同一の効果により、電子複群の大中な小型化が可能となる。

(3)、チップ作動端子がチップセレクト結子である 場合、都起のにより、路壁の大きさをはたんだ質 えることができるので、電子引舞館の配徳容量を、 窓房に2または3倍以上にすることが可能である。 出、テップ作動端子がロウァドレスセレクト端子 およびカラムアドレスセレクト端子である場合、 では3倍以上の17年の表の場合、 都に3と前様に装置の人きさを変えることなく、 2または3倍以上の17名人の名様名 を提供することができる。

以上本発明者によってなされた発明を実施係に 益づ言具件的に説明したが、本発明は新記典施門 に限定されるものではなく、その要旨を逸融しない範囲で編を変更可能であることはいうまでもない。

たとえば、中場件装置としては3RAMおよび DRAMであるメモリーLSIについて説明したが、これに関るものではなく、1または3以上のチップ作動端子を有し、同様の使用が可能であるものであれば知信なるものにも連用できるものである

また、共毎選子もパッケージ製造に形成された メタライズからなるものに限るものでなく、 向一 要義を発揮するものであれば、その形成場所およ び形状等は関わないものである。

きらに、チップセレクト第字の1つを末標準等 子と反対側の末端に形成したものについて示した が、その位置は関わないものであることはいうま でもない。

第1 関は本党別による実施別1の李澤仲強電を その使用の譲機とともに示す側面図、

第2回は本元明による実施所2の半等外強量を その使用の危機とともに示す側面図である。

 1. 1 a・、・半枠件装板、2 a. 3 a・・・ 未填空箱子、2 c. 3 c. 2 g. 3 g. 2 j. 3
j・・・空傭子、2 b. 3 b・・・チップセレクト幅子、2 f. 3 f・・・RAS端子、2 i. 3
i・、、CAS端子。

代理人 弁理士 蔦 磷 嗍 爿



# 祖開即61-20140(4)


なお、前部実施研では3級に重ねて使用するものについて説明したが、これに取らず、チップ作動給予に課題する空物子を2または3以上に重ねて使することにより、3段または4段以上に重ねて使用することも豊盛にできるものである。

また、下段半退体器をの上面電機に上段の助血 電器を取り付ける方法としては、半円等の銀合は、 を用いる例を示したが、これに限るものでなく接 合部材を介して取り付けでもよいことはいうまで もない。

### (科用分野)

以上の説明では主として本発明者によってなど れた発明をその容景となった利用分野であるセラミックからなるしてC型半導体類図に適用した場合について説明したが、それに限定されるもので はなく、たとえば、関機の使用が可能である様々 のパッケージからなる半導体装置であって、セラミック以外の材料からなるものであっても当然に 進用することができる技術である。

関菌の簡単な説明



THIS PAGE BLANK (USPTO)